(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-283988

(43)公開日 平成5年(1993)10月29日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 3 K	4/02	В	7436-5 J		
		E	7436-5 J		
H 0 4 N	5/06	Z	9070-5C		
	7/00	Α	9070-5C		

審査請求 未請求 請求項の数2(全 5 頁)


(21)出願番号	特願平4-108442	(71)出願人		
(22)出顧日	平成 4年(1992) 4月 2日	(72)発明者	ソニー株式会社 東京都品川区北品川 6 丁目 7 番35号 中島 史夫	
		(化)元为石	東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内	=
		(74)代理人	弁理士 小池 晃 (外2名)	

(54) 【発明の名称 】 波形生成回路

(57)【要約】

【目的】 ハイビジョンスタジオ規格の3値同期信号を 生成することのできる実用的な波形生成回路を提供す る。

【構成】 第1のパルス信号が入力される4段のスフトレジスタ1と第2のパルス信号が入力される4段のスフトレジスタ2の各パラレル出力を電流加算回路3により加算合成し、この電流加算回路3の加算出力の低域周波数成分をローパスフィルタ4により抽出して3値同期信号を生成する。



2

【特許請求の範囲】

【請求項1】 パルス信号が入力されるN段のシフトレジスタと、

上記シフトレジスタのパラレル出力を電流加算する電流 加算回路と、

上記電流加算回路の加算出力の低域周波数成分を抽出して出力するローパスフィルタとを備えて成る波形生成回路。

【請求項2】 第1のパルス信号が入力されるN段のシフトレジスタと、

第2のパルス信号が入力されるN段のシフトレジスタ と、

上記各シフトレジスタのパラレル出力を電流加算する電 流加算回路と、

上記電流加算回路の加算出力の低域周波数成分を抽出して出力するローパスフィルタとを備えて成る波形生成回路。

【発明の詳細な説明】

同期信号形式

[0001]

【産業上の利用分野】本発明は、テレビジョン信号の同期信号などの波形信号を生成する波形生成回路に関する。

[0002]

【従来の技術】一般に、放送局で使用するスタジオカメラなどでは、標準テレビジョン方式の撮像信号を出力するために、そのスタジオ規格に準拠した同期信号を必要とする。そして、テレビジョン信号の同期信号は、その10 周波数や振幅だけでなく、パルス立上り(立下り)時間やパルス立上り部の対称性なども規定されている。例えば、ハイビジョンスタジオ規格では、同期信号形式に正負両極性3値同期が採用されており、図3A,Bに示すような波形の3値同期信号が使用され、その各種基準値とその許容偏値差が表1に示すように規定されている。

[0003]

【表1】

記号	名称	基準値	許容偏値差	
a	負極性パルス開始点	0. 593 μ s	± 0.040 μs	
b	映像信号終了点	1. 185 μ s	+ 0.080 μs - 0.000 μs	
С	正極性パルス開始点	0.593μs	± 0.040 μs	
d	グランプ終了点	1.778μs	± 0.040 µs	
е	映像信号開始点	2. 586 μ s	+ 0.080 \(\mu \s \) - 0:000 \(\mu \s \)	
f	パルス立上り時間	$0.054 \mu\mathrm{s}$ $\pm 0.020 \mu\mathrm{s}$		
$t_1 - t_2$	クランプ終了点	_	\pm 0.002 μ s	
S m	負極性パルス振幅	300mV	_	
S ,	正極性パルス振幅	300mV	00mV —	
V	映像信号振幅	700mV	_	
	ライン周波数	33750Hz	± 10ppm	

【0004】従来、所定のパルス立上り時間を有する同期信号などの波形信号は、アナログ波形整形回路による波形整形処理により生成したり、予め所望の波形信号のサンプリングデータをリードオンリーメモリに記憶しておき、このサンプリングデータを上記リードオンリーメモリから読み出してD/A変換器によりアナログ化することにより生成するようにしていた。

[0005]

【発明が解決しようとする課題】ところで、従来のアナ 50

ログ波形整形回路により高い精度で所望の波形信号を生成するためには、高次のフィルタを必要とし、しかも、その特性設定を極めて厳密に行わなければならない。従来のアナログ波形整形回路では、周波数や振幅だけでなく、パルス立上り時間やパルス立上り部の対称性なども規定されたテレビジョン信号の同期信号を高い精度で生成するのは難しく、特に、ハイビジョンスタジオ規格の同期信号のように、正負両極性3値同期信号を生成するのは極めて困難であった。また、リードオンリーメモリ

とD/A変換器により所望の波形信号を生成する波形生 成回路は、上記アナログ波形整形回路の場合と比較し て、回路規模が大きく、消費電力も大きいとういう問題 点があった。

【0006】そこで、本発明は、上述の如き従来の問題 点に鑑み、回路構成の簡略化及び低消費電力化を図った 波形生成回路の提供を目的とする。また、ハイビジョン スタジオ規格の3値同期信号を生成することができる実 用的な波形生成回路の提供を目的とする。

[0007]

【課題を解決するための手段】本発明に係る波形生成回 路は、上述の課題を解決するために、パルス信号が入力 されるN段のシフトレジスタと、上記シフトレジスタの パラレル出力を電流加算する電流加算回路と、上記電流 加算回路の加算出力の低域周波数成分を抽出して出力す るローパスフィルタとを備えて成ることを特徴とするも のである。

【0008】また、本発明に係る波形生成回路は、上述 の課題を解決するために、第1のパルス信号が入力され るN段のシフトレジスタと、第2のパルス信号が入力さ れるN段のシフトレジスタと、上記各シフトレジスタの パラレル出力を電流加算する電流加算回路と、上記電流 加算回路の加算出力の低域周波数成分を抽出して出力す るローパスフィルタとを備えて成ること特徴とするもの である。

[0009]

【作用】本発明に係る波形生成回路では、パルス信号が 入力されるN段のシフトレジスタのパラレル出力を電流 加算回路により加算合成し、この電流加算回路の加算出 力の低域周波数成分をローパスフィルタにより抽出して 30 波形信号を生成する。

【0010】また、本発明に係る波形生成回路では、第 1のパルス信号が入力されるN段のシフトレジスタのパ ラレル出力と第2のパルス信号が入力されるN段のシフ トレジスタの各パラレル出力を電流加算回路により加算 合成し、この電流加算回路の加算出力の低域周波数成分 をローパスフィルタにより抽出して3値波形信号を生成 する。

[0011]

【実施例】以下、本発明に係る波形生成回路の一実施例 40 について図面を参照しながら詳細に説明する。本発明に 係る波形生成回路は、例えば図1に示すように構成され る。

【0012】この図1に示す波形生成回路は、ハイビジ ョンスタジオ規格の正負両極性3値同期信号を生成する ためのものであって、第1及び第2のシフトレジスタ 1,2と電流加算回路3とローパスフィルタ4とを備え て成る。

【0013】この実施例において、上記第1及び第2の シフトレジスタ1, 2には、それぞれ4段数のシフトレ 50 Tィ。, Tィ」及び立上り時間Tィ が上記第1及び第2のシ

ジスタが使用されている。そして、上記第1のシフトレ ジスタ1は、上記正負両極性3値同期信号の負極性波形 を発生するためのものであって、図2に示すように、タ イミング t。 で立上り、タイミング t, で立下る第1の パルス信号S。が、シリアル入力端子Aに供給される。 また、上記第2のシフトレジスタ2は、上記正負両極性 3値同期信号の正極性波形を発生するためのものであっ て、図2に示すように、タイミング t₁ で立下り、タイ ミングt。で立上る第2のパルス信号S」が、シリアル 入力端子Aに供給される。さらに、上記第1及び第2の シフトレジスタ1, 2の各クロック端子CKには、ハイ ビジョンシステムにおける基本クロックである74.2 5 MH z のクロックパルス φcx が供給される。

【0014】そして、上記第1のシフトレジスタ1は、 上記第1のパルス信号S。をクロックパルス øcx 毎に順 次シフトして、そのパラレル出力Qoo, Qoi, Qoz, Q 03を上記電流加算回路3に供給する。また、上記第2の シフトレジスタ2は、上記第2のパルス信号S」をクロ ックパルスφςκ毎に順次シフトして、そのパラレル出力 Q10, Q11, Q12, Q13を上記電流加算回路3に供給す る。

【0015】この実施例において、上記第1及び第2の シフトレジスタ1,2は、1段当たりのシフト量 τ が $\tau = 1 / 74$. 25MHz=13. 468ns であって、図2に示すように、それぞれ τ , 2 τ , 3 τ, 4 τ のシフト量を有するパラレル出力Q。。~Q。3, Q₁₀~Q₁₃を上記電流加算回路3に供給する。

【0016】また、上記電流加算回路3は、上記第1及 び第2のシフトレジスタ1,2からの各パラレル出力Q 。。~Q。3, Q1o~Q13がそれぞれ入力抵抗11a~11 d, 12a~12dを介して反転入力端子に供給される 演算増幅器13を備えて成る。この演算増幅器13は、 反転増幅回路を構成しており、非反転入力端子が接地さ れ、出力端子が帰還抵抗14を介して上記反転入力端子 に接続されている。上記演算増幅器14は、上記第1及 び第2のシフトレジスタ1,2からの各パラレル出力Q 。。~Q。3, Q1。~Q13を電流加算して、図2に示すよう な階段波形状の加算出力ADDour を上記ローパスフィ ルタ4に供給する。

【0017】上記ローパスフィルタ4は、上記電流加算 回路3による加算出力ADDoutの低域周波数成分を抽 出して、正負両極性3値同期信号Syncout を信号出 力端子5から出力する。すなわち、上記ローパスフィル タ4は、上記電流加算回路3による加算出力ADD₀╻т の階段波形成分に含まれる高い周波数成分を除去するこ とにより、図2に示すような正負両極性3値同期信号S yncを生成する。

【0018】上記信号出力端子5に得られえる正負両極 性3値同期信号 Ѕупсоит は、そのパルス立下り時間

10

れ、

6

フトレジスタ1, 2の段数 (N=4) 及び単位シフト量 (すなわち、1段当たりのシフト量 τ) により決定さ

 $T_{f0} = T_f = T_{f1} = 13$. 468 n s × 4 = 53. 872 n s

すなわちハイビジョンスタジオ規格における正負両極性 3値同期信号のパルス立上り時間 f の規定すなわち 5 4 n s ± 2 0 n s を満たすものとなる。また、上記第 1 のシフトレジスタ 1 , 2 の段数 N及び単位シフト量 τ と上記第 2 のシフトレジスタ 1 , 2 の段数 N及び単位シフト量 τ とを一致させておくことにより、パルス立下り部分の対称性も確保することができる。

【0019】このように、上記正負両極性3値同期信号 Syncour のパルス立下り時間Tro, Tri及び立上り時間Tr が上記第1及び第2のシフトレジスタ1, 2に よって決定されるので、上記ローパスフィルタ4のフィルタ特性を厳密に設定する必要がない。すなわち、上記ローパスフィルタ4は、上記電流加算回路3による加算出力階段波形成分に含まれる高い周波数成分を除去する特性を有するものであれば良く、簡単な回路構成のものを使用することができる。

【0020】このような構成の波形生成回路では、ハイ 20 ビジョンスタジオ規格に準拠した正負両極性3値同期信号を生成することができ、しかも、リードオンリーメモリとD/A変換器により所望の波形信号を生成する従来の波形生成回路と比較して、回路規模が小さく、消費電力も少なくすることができる。

【0021】なお、上述の実施例では、本発明に係る波 形生成回路によりハイビジョンスタジオ規格に準拠した 正負両極性3値同期信号を生成するようにしたが、本発 明は上述の実施例のみに限定されるものでなく、上記シ フトレジスタ1, 2の段数Ν及び単位シフト量τにより 決定される所望のパルス立上り(立下り)時間を有する 正負両極性3値波形信号を生成することができる。ま た、シフトレジスタを1個として2値の波形信号を生成 するようにしても良い。すなわち、パルス信号が入力さ れるN段のシフトレジスタのパラレル出力を電流加算回 路により加算合成し、この電流加算回路の加算出力の低 域周波数成分をローパスフィルタにより抽出して波形信 号を生成することにより、上記シフトレジスタの段数N 及び単位シフト量により決定される所望のパルス立上り (立下り)時間を有する波形信号を生成することができ 40 る。

[0022]

【発明の効果】以上のように、本発明に係る波形生成回路では、パルス信号が入力されるN段のシフトレジスタのパラレル出力を電流加算回路により加算合成し、この電流加算回路の加算出力の低域周波数成分をローパスフィルタにより抽出して波形信号を生成するので、上記シフトレジスタの段数N及び単位シフト量により決定される所望のパルス立上り(立下り)時間を有する波形信号を生成することができる。このように、本発明に係る波 50

形生成回路では、生成する波形信号のパルス立上り(立下り)時間がシフトレジスタにより決定されるので、上記ローパスフィルタのフィルタ特性を厳密に設定する必要がない。すなわち、上記ローパスフィルタは、電流加算回路による加算出力の低域周波数成分を抽出するもので、上記加算出力の階段波形成分に含まれる高い周波数成分を除去する特性を有するものであれば良い。そして、N段のシフトレジスタと電流加算回路とローパスフィルタにより構成した本発明に係る波形生成回路は、リードオンリーメモリとD/A変換器により所望の波形信号を生成する従来の波形生成回路と比較して、回路規模が小さく、消費電力も少ない。

【0023】従って、本発明によれば、簡単な構成で消費電力も少ない波形生成回路によって、所望のパルス立上り(立下り)時間を有する波形信号を生成することができる。

【0024】また、本発明に係る波形生成回路では、第 1のパルス信号が入力されるN段のシフトレジスタのパ ラレル出力と第2のパルス信号が入力されるN段のシフ トレジスタのパラレル出力を電流加算回路により加算合 成し、この電流加算回路の加算出力の低域周波数成分を ローパスフィルタにより抽出して3値波形信号を生成す るので、上記シフトレジスタの段数N及び単位シフト量 により決定される所望のパルス立上り(立下り)時間を 有する3値波形信号を生成することができる。このよう に、本発明に係る波形生成回路では、生成する3値波形 信号のパルス立上り(立下り)時間がシフトレジスタに より決定されるので、上記ローパスフィルタのフィルタ 特性を厳密に設定する必要がない。すなわち、上記ロー パスフィルタは、電流加算回路による加算出力の低域周 波数成分を抽出するもので、上記加算出力の階段波形成 分に含まれる髙い周波数成分を除去する特性を有するも のであれば良い。

【0025】従って、本発明によれば、それぞれN段の2個のシフトレジスタと電流加算回路とローパスフィルタによる簡単な構成の波形生成回路によって、所望のパルス立上り(立下り)時間を有する3値波形信号を生成することができる。

【図面の簡単な説明】

【図1】本発明に係る波形生成回路の構成を示すブロック図である。

【図2】上記波形生成回路の動作を示す波形図である。

【図3】ハイビジョンスタジオ規格における正負両極性 3値同期信号を示す波形図である。

【符号の説明】

1, 2・・・・・・・シフトレジスタ


0 3・・・・・・・・・電流加算回路

V/2

・・・・・・・・・ローパスフィルタ

5・・・・・・・・信号出力端子

【図1】



【図2】 【図3】

